Xilinx XC2VP30-5FG676I — Virtex-II Pro FPGA

Описание

XC2VP30-5FG676I — это программируемая пользователем вентильная матрица (FPGA) из семейства Virtex-II Pro компании Xilinx (ныне AMD). Данное семейство было представлено в начале 2000-х годов и стало одним из первых, объединивших в одном кристалле:

• высокопроизводительную логику FPGA;
• встроенные блоки цифровой обработки сигналов (DSP);
• блоки аппаратных умножителей 18×18;
• встроенные процессорные ядра IBM PowerPC 405 (до 2 ядер);
• высокоскоростные последовательные трансиверы (RocketIO) со скоростью до 3,125 Гбит/с;
• блоки встроенной памяти (Block RAM).

Микросхема широко применялась в телекоммуникационном оборудовании, системах обработки сигналов, промышленной автоматизации и встраиваемых вычислительных платформах.

Расшифровка обозначения

| Часть | Значение | |---|---| | XC | Xilinx Commercial (здесь — Industrial) | | 2VP | Семейство Virtex-II Pro | | 30 | Ёмкость логики ≈ 30 тыс. системных вентилей (System Gates ≈ 3 млн) | | -5 | Скоростной грейд (Speed Grade 5 — самый быстрый в семействе) | | FG676 | Тип корпуса: Fine-pitch Ball Grid Array, 676 шариков | | I | Industrial (промышленный температурный диапазон) |

Технические характеристики

Логические ресурсы

• Ёмкость (System Gates): ~3 000 000
• Логических ячеек (Logic Cells): 30 816
• Slice'ов: 13 696 (в 6 848 Configurable Logic Blocks — CLB)
• Триггеров (Flip-Flop): 27 392
• Таблиц поиска (LUT, 4-входовые): 27 392

Память

• Block RAM: 2 448 Кбит (136 блоков × 18 Кбит = 2 448 Кбит)
• Distributed RAM: 428 Кбит
• Возможность каскадирования блоков

DSP и умножители

• Аппаратных умножителей 18×18: 136
• Поддержка накопления и MAC-операций

Встроенные процессоры

• Ядра IBM PowerPC 405: до 2 шт. (hard core)
• Тактовая частота ядра — до 300–400 МГц
• Собственная кэш-память, интерфейсы OCM, PLB, DCR

Высокоскоростные трансиверы

• RocketIO (Multi-Gigabit Transceiver, MGT): до 8 каналов
• Скорость: от 622 Мбит/с до 3,125 Гбит/с
• Поддержка протоколов: Gigabit Ethernet, XAUI, Fibre Channel, PCI Express (через логику), Aurora

Тактирование

• До 16 глобальных тактовых доменов (Global Clock Buffers)
• Встроенные блоки DCM (Digital Clock Manager): до 8 шт.
• Тактовая частота системы (для грейда -5): до ~420 МГц

Ввод/вывод

• Пользовательских выводов I/O: до 556 (в корпусе FG676)
• Поддержка стандартов: LVTTL, LVCMOS (1.5/1.8/2.5/3.3 В), LVDS, LVPECL, HSTL, SSTL, PCI, GTL, GTLP
• Дифференциальные пары LVDS

Конфигурация

• Загрузка через Parallel/Serial PROM, JTAG, CPU-интерфейс
• Ёмкость конфигурационного файла: ~ 10,2 Мбит

Электрические и климатические параметры

• Ядро (VCCINT): 1,5 В ± 5%
• Питание I/O (VCCO): 1,5 / 1,8 / 2,5 / 3,3 В
• Питание трансиверов (VCCAUX, MGT): 2,5 В / 1,5 В
• Temp. диапазон Industrial (I): –40 °C … +100 °C (Tj)
• Тип корпуса: FBGA-676, шаг 1,0 мм

Потребление

• Типовая мощность при средней загрузке: ~ 1–2 Вт (зависит от дизайна и частоты)

Парт-номера (Part Numbers)

Изделие поставляется в нескольких вариантах маркировки/упаковки, но физически может быть представлено следующими номерами, встречающимися в документации Xilinx и у дистрибьюторов:

| Part Number | Описание | |---|---| | XC2VP30-5FG676I | Базовое полное обозначение (Industrial) | | XC2VP30-5FG676C | Коммерческий вариант (–40…+85 °C Tj) | | XC2VP30-5FG676CES | Engineering Sample (инженерный образец) | | XC2VP30-5FG676I/I4 | Варианты с расширенной маркеровкой (lead-free/RoHS) | | XC2VP30-5FFG676I / XC2VP30-5FFG676C | RoHS-совместимая версия («F» перед FG) | | XC2VP30-5FF896I, XC2VP30-5BG575I и др. | Другие корпусные исполнения той же микросхемы | | XC2VP30-6FG676I / -7FG676I | Более высокие speed grade (для gрейдов -6 и -7) |

Speed Grade семейства XC2VP30: 5, 6, 7.

Совместимые модели (pin / функционально)

По корпусу и распиновке

Микросхемы семейства Virtex-II Pro, поставляемые в том же 676-выводном FBGA и совпадающие по распиновке:

• XC2VP2-5FG456 / 6FG456 / 7FG456, XC2VP4-5FG676, XC2VP7-5FG456/P и т.п. — другие члены семейства, но с иной плотностью (частично совместимы по печатной плате).
• XC2VP30-5FG676(–6/–7) — прямой upgrade по speed grade в тот же посадочный размер.
• Наборы Development platform: Memec Insight / Avnet XC2VP30 board, Xilinx ML300 / ML310 (на XC2VP30), Celoxica RC300X-2VP30, Tokyo Electron Device TB-2VPRO.

(Перечень подтверждён для Nумере part number Xilinx family overview; для гарантии замены обязательно сверять speed и температурный грейд.)

По скорости и семейству (для миграции проектов)

• Все модели собственно семейства Virtex-II Pro: VP2, VP4, VP7, VP20, VP30, VP40, VP50, VP70, VP100, VP125 — унифицированная архитектура Slice/Block RAM, переносимая между членными посредством ISE/Vivado (частичная);
• Spartan-3 / Spartan-3E — разделяют отдельные схемотехнические идеи и библиотеки IP (кросс-исходники не гарантируются pin-совместимыми, но проектные IP ядра PowerPC отсутствуют);
• Совместимые процессорные ядра (наличие PowerPC-405-якоря) в других FPGA ограниченно — прямых функциональных аналогов вне Virtex-II Pro/Virtex-4 FX нет.

Инструменты разработки

• Xilinx ISE 10.x / 11–14.7 (последнные, поддерживающие Virtex-II Pro)
• ChipScope Pro (для проектов Virtex-II Pro)
• EDK / XPS — Embedded Development Kit для ядер PowerPC, с Edition ограничения по ним

Примечание по применимости: на момент публикации этот продукт снят с производства (End of Life от Xilinx/AMD) официально после примерно 2012–2015. Технические данные приведены согласно datasheet Virtex-II Pro and Virtex-II Pro X Platform FPGAs (DS083) и Virtex-II Pro™ Platform FPGAs: Introduction and Overview. При проектировании можно использовать качество данных как точные; для запчастей ори